このページではVHDLで書いた４ビットのアップダウンカウンターを紹介します。
CPLD(XC9536-PC44)を対象にしていますが、他のCPLDデバイスでも使用できると思います。

このロジックはロジックＩＣ74161とほぼ同様な機能です。ただ、キャリービット、ボロービットはサポートしていません。
ロジックをアレンジすればそれらの機能を付けることも可能です。

CPLDに書き込んだデータで動作確認を行い、期待通りの動作をすることが確認できています。

ソースコード／解説 フィッティング・レポート 処理パラメータ指定

動作状態表 入力 出力 動作 CLEAR LOAD CE UP CLK Q0,Q1,Q2,Q3 H X X X X 0,0,0,0 カウンタクリア L H X X D0,D1,D2,D3 プリセット L L L X Q = Q カウント停止 L L H H Q = Q+1 カウントアップ L L H L Q = Q-1 カウントダウン H : High level L : Low level X : Don't care ( H , L どちらでも良い ) CLKはLからHに変化したときに有効