目次電子回路工作素材集


PLLシンセサイザ発振器(1)



上のブロック図はクリッカブル・イメージ・マップになっています。
手のマークの部分でクリックすると、該当する説明のページにジャンプします。


ここで紹介するPLLシンセサイザ発振回路は富士通製のPLL周波数シンセサイザ(MB87014A)を使用して安定した高周波信号を得るための回路です。
PLLとはPhase Locked Loopの略です。動作は基準発振器の周波数と電圧制御発振器の周波数を位相比較し、差があると電圧制御発振器を制御して差を無くすというように動作し、発振周波数→位相比較→電圧制御→発振周波数とループ状に制御します。
基準周波数発振器には安定度の高い水晶発振器を使用します。水晶発振器だけでは高い周波数を発振させることができないので、分周器により比較的低い周波数に変換して周波数比較を行うことにより安定した高周波信号を作ることができます。

PLLシンセサイザの特徴として安定した周波数を得られることがありますが、それ以外に分周器の分周率を変更することで、出力周波数を変更することができる点があります。
今回紹介する回路では分周率は固定にしています。

今回紹介する発振器はアマチュア無線で使用する144MHz用トランシーバの発振器として使用する目的で作成したものです。出力周波数が119.3MHzと一見中途半端な周波数ですが、以下の理由によります。
実はこのPLL発振器は別ページで紹介するメインのPLL発振器のサブ発振器として使用します。


PLLシンセサイザ発振器の原理
    PLLシンセサイザ発振器の構成は以下のようになります。


基準周波数発振器水晶発振器など安定度の高い発振器を使います。
電圧制御発振器 VCO(Voltage Controlled Oscillator)
制御用の電圧で発振周波数が変わる発振器です。
位相比較器 基準発振周波数と出力周波数を比較して差がある
場合にその差に見合う分の電圧を出力します。
出力周波数の方が高い場合にはVCOに周波数を
下げるような電圧が出力されます。
プログラマブル・カウンター 出力周波数を分割して比較周波数を作ります。
このカウント値を変えることにより出力周波数を変える
ことができます。



 回路図

 パターン図

 部品実装図

 調 整

 回路説明